Theorie
	Computertechnik
	.. Stichwort: Datenbus

	Jede CPU muss einen Hauptspeicher besitzen. Dieser besteht aus vielen Speicherzellen, von denen jede ein Byte, also 8Bit umfasst. Die Speicherzellen enthalten Daten in binärer Form, also Abfolgen von 0 und 1. Diese Daten können unterschiedliche Bedeutungen besitzen. Ihre wichtigste Bedeutung entfalten sie, wenn sie ein Programm für die CPU darstellen. Andererseits ist es ebenfalls wichtig, Text in der Form von ASCII-Code im Speicher unterzubringen, oder die Codes für Musik, Videos, Bilder usw. Aus den 0 und 1-Folgen einer Speicherzelle lässt sich jedoch nicht erkennen welchem Zweck der Inhalt einer Speicherzelle zuzuordnen ist. Will eine CPU den Inhalt einer Speicherzelle kennen lernen, so benutzt sie eine Anzahl von 8, 16, 32 oder 64 Leitungen, die als Datenbus bezeichnet werden. Über diese Leitungen kann die CPU, die über den Adressbus ausgewählte Speicherzelle beschreiben oder lesen. Die Breite des Datenbus wird häufig der Bausteinbezeichnung der CPU hinzugefügt. So ist der ®Intel -Pentium beispielsweise einen 32Bit CPU, während die Spielekonsole C64 und der Apple II eine 8Bit CPU besassen. Auf dem Datenbus können Signale von der CPU zum Speicher transportiert werden. Man sagt die CPU beschreibt den Speicher. Es können aber auch Signale vom Speicher zur CPU gelangen. In diesem Fall wird davon gesprochen, dass die CPU den Speicher liest. Der Datenbus kann also in zwei Richtungen betrieben werden wesshalb man ihn als bidirektional kennzeichnet.
	I/O Datenbus CPUs können mehrere Speicherbereiche besitzen. So verfügen Intel CPUs sowohl über einen Hauptspeicherbereich als auch einen I/O Speicherbereich. Der I/O Speicherbereich enthält dabei Speicherzellen, die sich auf den Schnittstellenkarten in den Einsteckschlitzen, den Slots, befinden. Bei dem I/O Datenbus handelt es sich normalerweise um den gleichen Datenbus, der auch die Daten vom Hauptspeicher zur CPU überträgt. Das ist möglich, da ja die Speicherzelle, die ihren Inhalt an den Datenbus legen soll, über den Adressbus ausgewählt wird. Ist nun auch nur ein Adressbus vorhanden, so müssen unterschiedliche Lese-/Schreibsignale die gleich adressierten Speicherzellen voneinander unterscheiden. Dieser Weg wird bei den CPUs der Fa. Intel eingeschlagen. Hier gibt es für den Hauptspeicher das MEM-Lese-Schreibsignal und für den I/O-Speicher das I/O-Lese-Schreibsignal.

www..de