am PLCC 68 Gehäuse

Diese Seite beschreibt das Pinout der Signale an einigen MC80515 Derivaten. Weiter unten ist das Pinout der Signale an der 68pol. PLCC-Fassung zu finden.

MC80C535 / C515-LN

Die Controller 80C535 / 80C515 können ohne weitere Vorkehrung durch die Controller C515-LN ersetzt werden, wenn bei diesen Pin 4 an GND gelegt wurde.

Ist dieser Pin am C515-LN offen, oder liegt er an Vcc, so wird nach dem Start der Watchdog-Timer gestartet, was ohne progammiertechnische Vorkehrungen zu einem sofortigen RESET führt, nachdem der Watchdog-Timer abgelaufen ist. Dies kann bei Experimenten den Eindruck erwecken, dass der Controller nicht funktioniert.

Pins die farbig gekennzeichnet wurden, besitzen je nach 80515-Controller unterschiedene Bedeutung. Die Farbe ist dem jeweils in der Bildmitte genannten Controller zugeordnet.

Die nachfolgende Tabelle beschreibt die Eigenschaft der Signale in Kurzform. Auch hier weist die Farbgebung bei den Sondersignalen auf den Controller hin.

Beschreibung der Pinanschlüsse .. NMOS 80515 / 80535

                                                          .. CMOS 80C515 / 80C535

                                                          .. CMOS C515 -1R / L

                                                          .. CMOS-A 83C515A-5 / 80C515A

Pin

Bezeichn.

Art

Funktion

1 - 3

P 4.0-4.2

E/A

Tor 4

8 Bit, bitadressierbar, bidirektional, treibt 4 TTLS_Lasten (bei NMOS-Eingängen Pullup_Widerst)

5 - 9

P 4.3-4.7

4

VPD

NMOS

Ruhestromversorgung für 40Byte im unteren RAM (58-7F) ist +Ub>VPD, wird der RAM von +Ub versorgt.

4

/PE

CMOS

PE = 0 gibt zwei mögliche Abschaltzustände für den gesamten Controller frei. (PE = 1 über internen Pull_up)

4

/PE-SWD

C515

Power Enable-Set Watchdog: PE = 0 gibt zwei mögliche Abschaltzustände für den Controller frei. Der Watchdogtimer ist gesperrt. Tritt ein RESET bei PE=1 auf, so wird der Watchdogtimer gestartet. (PE = 1 über internen Pull_up)

4

/PE-SWD

CMOS-A

Power Enable-Set Watchdog: PE = 0 gibt zwei mögliche Abschaltzustände für den Controller frei. Der Watchdogtimer ist gesperrt. Tritt ein RESET bei PE=1 auf, so wird der Watchdogtimer gestartet. (PE = 1 über internen Pull_up)

10

RESET

E

Liegt dieser Pin während zweier Maschinenzyklen auf LOW, wird der Controller zurückgesetzt.

11

VAREF

5V Referenzspannung des A/D-Wandlers

12

VAGND

Bezugspotential der Referenzspannung des A/D-Wandlers

13 - 20

AN7 - AN0

E

Tor 6

NMOS Eingänge des A/D Wandlers, sie können bei der CMOS Version auch als Eingänge eines digitalen Tores 6 benutzt werden.

21 -28

P 3.0-3.7

E/A

Tor 3

8 Bit, bitadressierbar, bidirektional, treibt 4 TTLS_Lasten (bei NMOS-Eingängen Pullup_Widerst)

Alternativfunktionen Tor 3: Ausgangslatch muß HIGH sein

21

P3.0

E

RxD

serieller Daten_Eingang (asynchrone Übertrag.)

E/A

serieller Daten_Ein/Ausgang (synchron.Übertragung)

22

P3.1

A

TxD

serieller Daten_Ausgang (asynchrone Übertrag.)

A

Taktausgang (sychron. Übertragung)

23

P3.2

E

INT0

Eingang des Interrupts 0

E

Timer0

Steuereingang Start/Stop für den Timer 0

24

P3.3

E

INT1

Eingang des Interrupts 1

E

Timer1

Steuereingang Start/Stop für den Timer 1

25

P3.4

E

T0

Zähler von externen Taktsignalen über Timer 0

26

P3.5

E

T1

Zähler von externen Taktsignalen über Timer 1

27

P3.6

A

/WR

Write_Signal für externen Datenspeicher

28

P3.7

A

/RD

Read _Signal für externen Datenspeicher

29-36

P 1.7-1.0

E/A

Tor 1

8 Bit, bitadressierbar, bidirektional, treibt 4 TTLS_Lasten (bei NMOS-Eingängen Pullup_Widerst)

Alternativfunktionen Tor 1: Ausgangslatch muß HIGH sein

29

P 1.7

E

T2

Zähler oder Zeitgeberfunktion mit Timer 2

30

P 1.6

A

CLKOUT

Ausgang des Systemtaktes

31

P1.5

E

T2EX

Timer 2 nachladen (Reload) von Register CRC

32

P1.4

E

INT2

Eingang des Interrupts 2

33

P1.5

E

INT6

Eingang des Interrupts 6

E/A

CC3

Capture 3 Eingang / Compare 3 Ausgang

34

P1.2

E

INT5

Eingang des Interrupts 5

E/A

CC2

Capture 2 Eingang / Compare 2 Ausgang

35

P1.1

E

INT4

Eingang des Interrupts 4

E/A

CC1

Capture 1 Eingang / Compare 1 Ausgang

36

P1.0

E

INT3

Eingang des Interrupts 3

E/A

CC0

Capture 0 Eingang / Compare 0 Ausgang

37

Vbb

NMOS

NMOS: Substratpin des A/D Wandlers, wird über 10nF-100nF an GND gelegt

37

+Ub

CMOS

CMOS: intern mit Pin 68 verbunden (also an +5V) Achtung: liegt bei der NMOS-Version Pin 37 an Vcc, wird der Baustein zerstört.

37

+Ub

C 515

CMOS: intern mit Pin 68 verbunden (also an +5V) Achtung: liegt bei der NMOS-Version Pin 37 an Vcc, wird der Baustein zerstört.

37

+Ub

CMOS-A

CMOS A-Typ: einziger Anschluss der Versorgungsspannung +5V

38

GND

Bei allen Typen Bezugspotential der Versorgungsspannung

39

XTAL2

E/A

Ausgang des internen Oszillatorverstärkers

40

XTAL1

E

Eingang des internen Oszillatorverstärkers. An diese Pins ist ein Quarz oder Keramikschwinger mit einer Frequenz von 1,2MHz-12MHz anzuschließen. Das Taktsignal eines externen Taktoszillators kann an XTAL2 eingespeist werden. XTAL1 wird .. bei NMOS an GND gelegt, bei CMOS offen gelassen

41-48

P 2.0-2.7

E/A

Tor 2

8 Bit, bitadressierbar, bidirektional, treibt 4 TTLS_Lasten (bei NMOS-Eingängen Pullup_Widerst)

Beim Anschluß externer Speicher gibt Tor 2 die Adressen A15-A8 aus

49

PSEN

A

Lesesignal für den externen Programmspeicher

50

ALE

A

AdressLatch Enable -Das Signal wird aktiv, wenn an Tor 0 das niederwertige Adreßbyte ausgegeben wird. Es kann nun extern zwischengespeichert werden

51

E/A

E

EA=1

Die CPU greift bei Adressen kleiner als 2000h auf den internen Programmspeicher zu.

EA=0

Es wird bei allen Adressen der externe Programmspeicher benutzt. Beim 80535 muß dieser Pin auf LOW gelegt werden

52-59

P 0.0-0.7

E/A

Tor 0

8 Bit, bitadressierbar, bidirektional, treibt 8 TTLS_Lasten (bei NMOS-Eingängen Pullup_Widerst)

Beim Anschluß externer Speicher gibt Tor 0 die Adressen A7-A0 (ALE=0) bzw. die Daten D7-D0 aus

60-67

P 5.7-5.0

E/A

Tor 5

8 Bit, bitadressierbar, bidirektional, treibt 4 TTLS_Lasten (bei NMOS-Eingängen Pullup_Widerst)

68

+Ub

NMOS

NMOS: Spannungsversorgung, Ub = +5V ±10%

68

+Ub

CMOS

CMOS: Spannungsversorgung. Ub = +5V ±10%

68

+Ub

C515

CMOS: Spannungsversorgung. Ub = +5V ±10%

68

/HWPD

CMOS-A

CMOS A-Typ: Hardware Powerdown bei HWPD=0 und langer 0, 0 während eines Maschinenzyklus, RESET

Pinout der Signale an der 68 pol. PLCC-Fassung

Die nachfolgenden zwei Bilder zeigen das Pinout der PLCC-Fassung in welche der MC 80515 Baustein hineingesteckt wird. Das obere Bild zeigt diese Fassung so wie sie gesehen wird, wenn man eine Platine von der Layoutseite her betrachtet. Es eignet sich zum Auffinden von Signalen in der Schaltung.

  zurück

Dieses Bild zeigt die Signalbelegung der 68pol. PLCC-Fassung wenn man von oben durch die Bestückungsseite hindurchsehen könnte. Es ist geeignet für die Herstellung von Layouts, die typischerweise mit Blick auf die Bestückungsseite hergestellt werden.

  zurück